This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):



- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

Citation 1

1. Japanese Patent Application No.: 262013/1985

Application Date: November 20, 1985

2. Japanese Patent Disclosure No.: 120553/1987

Disclosure Date: June 1, 1987

്ദ്. Inventor: Masakazu MITSUSE; Tokyo, Japan


4. Applicant: NIPPON DENKI Kabushiki Kaisha; Tokyo, Japan

5. Title: An Instruction Cache Memory Method


Fig. 1 is a block diagram showing the instruction cache memory method according to the embodiment of the present invention.


Fig. 2 is a block diagram showing the circuit construction of the dual port RAM. Fig. 3 shows the 512 KB main memory module embodied by the dual port RAM. Fig. 4 is a block diagram showing a conventional instruction cache memory method.


The instruction cache memory method is constructed by using a plurality of dual port memories (RAM) having a parallel input/output data port and a serial input data port as a main memory element. The serial output port of the main memory is connected to an input end of a high peed cache memory. A dedicated signal line is provided between the main processor and the the main memory. The dedicated signal line comprises an instruction block address line which consists of a series of instructions for the transmission control of the instruction block, a block transmission indicating line and a shift clock line for the data transmission.



岁 2 図







⑩日本国特許庁(JP)

の特許出願公開

⊕ 公 開 特 許 公 報 (A) 昭62 - 120553

@Int.Cl.4

識別記号

庁内整理番号

每公開 昭和62年(1987)6月1日

G 06 F 12/08

310

U-8219-5B Z-8219-5B

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 命令キャッシュメモリ方式

②特 顋 昭60-262013

②出 願 昭60(1985)11月20日

⑦発 明 者 三 類 雅 一 ⑦出 顋 人 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

20代理人 弁理士草野 卓

n ### 1

1. 発明の名称

命令キャッシュメモリ方式

2. 特許請求の範囲

メインメモリ素子としてペラレル入出力データポートとシリアル出力データポートとを有するデュアルポートメモリの複数個を用いて構成され、そのメインメモリのシリアル出力データポートは高速キャッシュメモリの入力偶に接続され、

上記メインプロセッサとメインメモリとの間に、 複数の一速の命令により構成される命令プロック の転送を制御するための命令プロックアドレス線・ プロック転送指示 藤及びデータ転送用のシフトク ロック線より構成される専用の信号線を有するこ とを特徴とする命令キャッシュメモリ方式。

3.発明の詳細な説明

〔産業上の利用分野〕

この発明は情報処理装置に用いられ、常時はキャッシュメモリの命令を利用し、キャッシュメモリ の命令を利用し、キャッシュメモリ につない 場合はメイジメモリのデータ中の命令

域のプロックをキャッシュメモリに転送して利力 するようにした命令キャッシュメモリ方式に関 る。

〔従来の技術〕

、とのような点から、比較的小型の情報処理型

では命令キャッシュのみに限定し、前述の制御の 複雑さを排除し、経済的で命令実行性能(パフォーマンス)の向上を図ったキャッシュメモリを構 成する場合がある。

この発明はこの命令キャッシュに関するもので あり、第4回に従来方式の一例を示す。アドレス パスAB、アータ パス DB 、制御 パス CONT よりな るシステムパス上にメインメモリ(MM)が接続 されており、メインプロセッサ(CPU) はローカ ルフドレスペス(LAB) 、ローカルデータペス (LDB) を通じ、更に パスドライパを介してシス テムパスに接続される。 今、メインプロセッサ CPU が命令フェッチサイクル(MIC)を実行すると、 CPU より MIC 信号がアドレス比較器 (ADC) に出 力され、アドレス比較器 ÁDC はキャッシュメモリ の各プロックエドレスを保持しているアドレスタ グレジスタ (ADTAG) とローカルアドレスパス LABとのアドレス情報を高速に比較し、鉄当する 命令がキャッシュメモリ上に存在するか否かチャ クする。アドレス比較が一致すればアドレスタグ

BTRC はシステムパスをロックし保持し続け、メインプロセッサ CPU はアドレス比較器 ADC より出力されるウエイト信号(WAIT)により待ち状態となり、プロック転送後又はプロック転送途中に目的の命令がメインプロセッサ CPU に与えられるとウエイトが解除される。

[発明が解決しようとする問題点]

 レジスタ ADTAD はヒット 号(HIT)をアドレス 比較器 ADC に出力すると共に該当プロックのキャッシュアータを観出すため、キャッシュアクセス 信号(CAC)を出力する。アドレス比較器 ADC は ヒット状態となるとシステムペスアクセスを禁止 し、キャッシュメモリより読み出した命令をメイ ンプロセッサ CPU に与える。

他方ローカルアドレスパス LAB の情報とデドレスタグレジスタ ADTAG の情報とが不一致の場合(ノン・ヒット)は、プロック転送制御回路(BTRC)に合令プロック転送要求(BTR)を発行する。プロック転送制御回路 BTRC はレステムパス制御回路 (BUSC)にシステムパス獲得要求(SBRQ)を助力し、システムパスを獲得するとシステムパス制御回路 BUSC はシステムパス取得添知 SBACK を返す。プロック転送制御回路 BTRC はこれ以後メインメモリ M M よりローカルアドレスパス LAB で示されるアドレスの命令プロックをキャッシュメモリにパースト 転送すると共にアドレスタグレジスタADTAG の更新を行たり。この間、プロック転送制御回路

テムパス上の高速 DMA (直接メモリアクセス)デバイスの待ちが長くなり、データのオーパラン、アンダーランの恐れがあり、これに対する対策が必要となる。

[問題点を解決するための手段]

〔実施例〕

次にこの発明について図面を参照して説明する

第1図はとの発明の一実施例を示し、第2図にこ の発明でメインメモリ素子として使用するデュア ルポート読み書き.可能なメモリ(RAM)を示し、 この RAM はもともとは CRT(陰極線管)の表示用のビデ オ RAM として開発されたものであり、具体的には 日本電気株式会社製の µPD 41264C がある。 この RAM はパラレルポート 10, ~ 104、アドレス Ao~! A₇ 、タイミング信号 RAS (行丁ドレス選択)、CAS (列アドレス選択)、WE(書込みイネーブル) をもち、通常のメイナミック RAM と同様の動作を ・する。この RAM のセル 構造は 1024列×256行 で あり、1024列はさらに4分割され、64k×4b 橡成となっている。列データ転送要求信号(DT) が与えられると、アドレス A。~ A,で指定される ROW アドレスにより特定行の1024ピットが選択 され、内部のアータレジスタに一括転送される。 さらに、シリアルシフトクロック(SC)を入力 することにより 256×4bit の列アータが順次、シ リアル出力パッファを介してシリアルポート出力 アータ SO, ~ SO, として出力される。さらに オイ

Y

れ、アドレス比較器 ADC からのプロック転送要求 (DTR)、シリアルシフトクロック (S C)、及 びプロックアドレス (LABT) がシステムペスとは 独立にメインメモリ M M K 直接供給されているこ とである。

中、メインプロセッサ CPU の命令フェッチサイクルが起動され、命令フェッチサイクル (MIC) 信号が出力され、ローカルアドレスパス LAB に命令アドレスが出力され、アドレス比較器 (ADC) にてアドレスタグレジスタ (ADTAG) の情報と比較がなされる。その比較が一致した時、即ちキャッシュとット時にはシステムパスへのアクセスを中止し、キャッシュメモリより命令を引取る。

前記比較で一致が得られない時(キャッシュノンヒット時)はアドレス比較器 ADC がプロック転送要求(DTR)をメインメモリ M M に発行し、メインメモリ M M に発行し、メインメモリ M M になけし、スポートに取出し、アドレス比較器 ADC より出力されるシリアルシフトクロック 8 C により命令プロ

ンタコントロール機能により列アータ転送要求 (号DT 入力時のカラムアドレスの指定により 256 列の任意のポイントよりシリアル出力データのを 出しが可能である。

このデュアルポートメモリの大きな特徴は① I タイミングを除きペラレルポートとシリアルポートとは競合することなく互いに独立動作が可能、②シリアルポートの転送が高速であり、40 m a / ピット転送が可能である。この発明では以上の年数を有効に活用する。

次に第3回にこのデュアルポートメモリによ! 構成した512kパイト(256kワード×16ピット) のメインメモリの例を示す。実際にはこの512; パイトメモリを複数個組合わせて最大4MBの; インメモリを構成する。第3回においてLL、Li UL、UUは128kパイト単位のメモリモジュー ル選択信号である。

第1図に戻って説明する。第4図の従来方式: 比べ回路構成上の特徴はメインメモリMMのシ アル出力テータSDがキャッシュメモリに供給:

ァクがメインメモリ M M からキャッシュメモリ! 高速に転送される。

プロック転送時間をデュアルポート RAM とジェ グルポート BAM とで比較する。

- (1) アュアルポート RAM (a) データトランスファサイクル 150n (a) シリアル転送 40 ns/ワー
- (2) シングルポート RAM
 - (4) 通常リードモード

RAMリードサイクル 120 ns 200 ns/ワード RAS-CAS 切替え 40 ns システムパス選証 40 ns

(b) ページモードリードサイクル

1回目…… 200 ns ((a)と同じ)

2回目以後…RAMリードサイクル120 ns

従って、キャッシュプロックサイズ 1 6 ワーの時

- (1) ··· ·· ·· ·· 7 9 0 ns
- (2) (a) 3, 2 0 0 ns
- (2) (b) ··· ··· 2, 0 0 0 n s

プロック伝送時間はページモードサイクルの

特開昭62-120553 (4)

高速シングルポート RAM ((2) - (b)) に比較しても2.5 倍以上高速である。且つ、従来方式に比ペプロックサイズを2~3 倍に拡張してもプロック転送によるオーパヘッドは増加しないことは明らかである。


さらに、従来方式の場合はシステムパス獲得後 にプロック転送を行うためシステムパス獲得待ち 時間が性能低下要因となることも自明である。 〔発明の効果〕

以上説明したようにこの発明は①メインメモリにアッアルポート RAM を採用し、②アッアルポート RAM のシリアル出力回路をキャッシュメモリのフロックデータ転送経路とし、③キャッシュメモリアロを送情報を直接メインメモリに入力する回路構成を採ることにより、キャッシュヒット率が高くシステムパスオーパヘッドの少い命令キャッシュメモリ方式を経済的に実現できる効果がある。
4.図面の簡単な説明


第1図はこの発明による命令キャッシュメモリ 方式の一実施例を示すプロック図、第2図はデュ アルポート RAM の回路構成図、無3 図はデュアルポート RAM により実現した512KBメインメモリモジュールを示す図、第4図は従来の命令キャッシュメモリ方式を示すプロック図である。

特許出願人 日本電気株式会社 代 理 人 草 野 点


岁 1 図



≯ 2 図



≯ 3 図



≯ 4 図

